如题选用的平台为6678EVM与K7 评估板，二者之间通过转接板连接，DSP侧采用的是论坛中的SRIO测试程序，K7为申请的
IP核生成的，将DSP侧程序配置成No_loop,5.0GHz，一个4x，DSp的参考时钟为312.5MHz，K7侧同样配置成5.0GHz，一个4x
，但是参考时钟为125MHz
实验现象：上电后，运行DSP侧程序，DSP侧显示发送成功，测试完成，而FPGA侧通过Chipscrop查看，验证FPGA侧初始化
完成，并没有任何其他变化
问题：
1、对于SRIO通信来说，是否要求两个设备的参考时钟完全一致？
2、试验中发现SRIO测试程序core0运行的为主设备，core1运行的为从设备，但是FPGA侧配置成了主设备，于是将DSP侧程
序修改为了从设备（但是依然有core0），运行程序后，DSP侧打印已经准备好，但是并没有其他变化，是不是我改为从设
备之后，还需要对DSP侧的测试程序中的其他部分修改（如ID route和message map等），或者修改FPGA侧的测试代码；
3、另外，程序中有一个dsp0_device_ID_routing_config,其中有一个DSP0_SRIO_BASE_ID定义为0xA0，请问该值是固定的
吗，看代码貌似这个值是需要与目标ID进行比较的，那么该值是不是就是目标的DEV_ID？
4、如果设置DSP为从设备，进行NREAD、NWRITE等测试时，FPGA侧是否需要根据DSP的存储器映射建立相应的映射表，另外
FPGA侧发送时的地址为34位，不知道怎么和DSP侧对应？
5、由上面知道，两个设备的参考时钟不一样，请问对于SRIO设备，是否必须要两个设备的参考时钟一样？
6、SRIO设备中分为bridge、memory、switch和processor,请问三者有什么区别，为什么我采用DSP侧的代码进行回环测试
时，任意修改这几种配置（先设为processor后依次改为了memory和switch），测试代码都能正确运行。我个人的理解这
种配置是需要和使用的设备性质一致的，如6678为处理器，就应该将其设为processor，配置成其他的话应该就会出错，
另外个人认为memory是不能主动发送请求的，只能被请求读写数据，不知道这种理解是否正确，
求高手指教，不胜感激！！！
