TMS320C6678: EMIF

1、主要是EMIFCE使能阶段不同，可以看一下截图中的时序

2、异步模式

3、是的， 3.1 NAND Flash Mode也参考看一下

www.ti.com.cn/.../sprugz3a.pdf

1、是emif口控制的，自动的。

2、是的

3、是两次访问之间的时间间隔

Number of EMIF16 clock cycles between the end of one asynchronous memory access and the start of another asynchronous memory access, minus one cycle

4、不是加载数据，nand flash命令/地址/数据复用，不可以直接通过地址访问，您可以网上搜索看一下nand flash的读写原理。

好的，谢谢。

      对于问题2，在文档中有如下描述，可以通过BE#[1:0]连接两个8bit位宽的RAM设备，除了外部硬件的连接方式不同，软件中需要特别区分吗？

      对于问题3，在NandFlash中两次访问之间的间隔，是指两次指令（command、address、data）之间的间隔吗？

      对于问题4，可能是我表述的问题，我查阅过相关的NandFlash读写原理，想直到在指令和地址发送给Nand后，数据是如何到达对应的数据区的，是因为读取响应的Data Phase地址后到达数据区的吗？

我详细看过之后，再给您回复。

好的，感谢

1、软件不需要区分。

A1CR中Asize用来配置位宽。

2、

Duan Siyu 说：

是指两次指令（command、address、data）之间的间隔

我的理解应该是，可以实际测试测波形看一下。

3、你是指 3.4 Using ALE and CLE 部分吗？

这里主要是假设EMIFA11/ EMIFA12 分别接 ALE 和 CLE的情况，主要是控制CLE，ALE拉高拉低分别做地址/命令/数据锁存。

好的。谢谢，

       对于Using ALE and CLE ，我理解的意思是当发送数据读取指令后，读取使能OE#拉低，并会根据时序配置将根据Asize位宽的数据所存在Data Phase 0x70000000位置吗？

好的，感谢。