This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

TDA4VM: LPDDR4信号阻抗问题及LPDDR4、EMMC、FASLH(8bit)支持list

Part Number: TDA4VM
TI专家您好,设计时遇到以下两个问题,麻烦帮忙解答:
1. LPDDR4的阻抗, 16层板的demo指引中, 单端阻抗40Ω,差分80Ω, 因是32位的DDR,DDR_CH0_CLK,   DDR_CH0_CA0 Y型走线,差分66Ω,单端33Ω这个也好理解。
    但是,spracn9b.pdf(见附件)文件中,10层板仿真的结论与16层板设计的参数完全不同
    疑问: 每组信号阻抗是按照多少控制?
2、 LPDDR4、EMMC、FASLH(8bit)支持list有吗?请帮忙提供下。
  • 您好我们已收到您的问题并反馈,预计将于48小时内给您答复。谢谢

  • 您好由于工程师外出办理事务,预计答复时间将稍晚。非常抱歉,感谢您的理解。

  • 疑问: 每组信号阻抗是按照多少控制?

    每个 PCB 堆叠在可实现阻抗的方面有其自身的限制。 因此,我们通常提供目标阻抗,您应尽可能接近 自身PCB 设计限制所允许的阻抗。我们建议您在 PCB 设计完成后再进行仿真,因为预期可能会有差异。

    关于TI 仿真 :我们目前得到的最佳结果为--数据信号目标是 40 欧姆 /80 欧姆差分。 关于 CLK/CA 信号(目标是降低阻抗,因为 T 分支要求为基准阻抗的 2 倍)因此 TI 针对单端、 70 欧姆差分和 T 分支提供了约 35 欧姆的阻抗。

    2、 LPDDR4、EMMC、FASLH(8bit)支持list有吗?请帮忙提供下。

    非常抱歉,我们不提供组件支持list。 TI EVM 为内部开发平台,我们建议您在可能的情况下始终遵循 EVM。

    您提到的接口 (LPDDR4 、 eMMC) 大多是标准接口,因此其他 " 兼容 " 器件应该都可以正常使用。

    对于 8 位闪存器件、支持特定模式进行引导,请您参阅 TRM 部分的引导和 OSPI 部分。

    希望以上回答对您有所帮助,如有其他问题请随时联系我们。

x 出现错误。请重试或与管理员联系。