This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
疑问: 每组信号阻抗是按照多少控制?
每个 PCB 堆叠在可实现阻抗的方面有其自身的限制。 因此,我们通常提供目标阻抗,您应尽可能接近 自身PCB 设计限制所允许的阻抗。我们建议您在 PCB 设计完成后再进行仿真,因为预期可能会有差异。
关于TI 仿真 :我们目前得到的最佳结果为--数据信号目标是 40 欧姆 /80 欧姆差分。 关于 CLK/CA 信号(目标是降低阻抗,因为 T 分支要求为基准阻抗的 2 倍)因此 TI 针对单端、 70 欧姆差分和 T 分支提供了约 35 欧姆的阻抗。
2、 LPDDR4、EMMC、FASLH(8bit)支持list有吗?请帮忙提供下。
非常抱歉,我们不提供组件支持list。 TI EVM 为内部开发平台,我们建议您在可能的情况下始终遵循 EVM。
您提到的接口 (LPDDR4 、 eMMC) 大多是标准接口,因此其他 " 兼容 " 器件应该都可以正常使用。
对于 8 位闪存器件、支持特定模式进行引导,请您参阅 TRM 部分的引导和 OSPI 部分。
希望以上回答对您有所帮助,如有其他问题请随时联系我们。