This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
TI团队你们好！
TDA4VM SOC我们选用的LPDDR4为SASUNGM的K4FBE3D4HMTFCL，设计遇到以下疑问希望你们帮忙解答：
我们采用10层板设计，DDR部分参考16层板设计来走线；LPDDR4 CLK为T型走线，差分可以按照70欧姆来控制，T型部分，140欧姆阻抗无法做到，我们目前的做法是不做阻抗控制。
问题，调试时，有何注意事项？
您好我们已经收到您的问题并反馈给工程师，如有答复将尽快回复您。谢谢。
您好，如果无法达到 140 欧姆，则应尽可能接近 140 欧姆，并在接口上执行仿真以确定线路折衷是否足以满足信号规格。
