ti工程师,您好。
背景:我代码是使用pdk库中的ddr初始化示例流程,按照板卡自身的layout布线参数及颗粒手册,通过PHY电子表格得出参数后进行替换,运行状态为板卡DDR初始化后读写数据异常。
随后通过修改DDR_TERM参数从RZQ/6修改为RZQ/4后,有明显改善;
我想问的问题是:
1、通过修改DDR_TERM参数从RZQ/6修改为RZQ/4后,有明显改善,能反推出可疑问题点在哪方面?(硬件外部RZQ参考电阻为240欧)
2、SDCFG寄存器中,DDR_TERM的配置依据是什么呢?
3、SDCFG寄存器中,DYN_ODT内部动态终端电阻的配置依据是什么,为何官方都是失能它?
4、SDCFG寄存器中,drive length配置依据是什么,为何官方使用RZQ/7?
5、DDR初始化后都要进行leveling,那6678的ddr 控制器的leveling是采用的硬件自动leveing还是也需要进行software leveing?