TMS320C6678: 关于L2、L1D、L1P cache大小设置的问题

在每个核心都写同样的寄存器地址，但是控制的只是当前核心的配置？

器件手册上的memory map只给出了这一段是CorePac Registers，CorePac手册里只给出了一个地址，这一块没太搞明白

你好，请问CorePac Registers地址有没有新的认识？

我在这一块也比较疑惑，但是没有找到相关资料。

各核的CACHE，包括中断映射，都是相互独立的，因此需要单独配置。但是各外设是共有的。

比如你核0配置了DDR、PLL、GPIO等，核1就不用配这些。核0设置了自己的CACHE，核1在初始化时也需要设置自己的CACHE。

每个核都是同样的寄存器地址，独立配置。