硬件：自制信号处理板卡，C6678 DSP + K7 FPGA，FPGA 与DSP的SRIO是通过电容直接耦合的。
软件：DSP端参考时钟312.5Hz，速率2.5G，4x模式；FPGA端参考时钟125Hz,速率2.5G，4x模式。
问题：之前DSP和FPGA都能SRIO通信，后来SRIO突然不能初始化成功，一直显示链路初始化失败。DSP端停在检测err寄存器那里，FPGA显示port_initialized一直为低。
尝试过的方法：1、DSP端的sedres loopback测试通过，FPGA端自环也通过；
2、尝试过降低速率、换成1x模式；
问题：控制流程是FPGA先给DSP上电，然后FPGA作为master。查了寄存器SRIO_SERDES_STS，值为0x08102041，显示过均衡，这个对初始化有影响吗，如果有该怎么解决呢？
