[FAQ] DRA821U: 如何更改 A72 和 R5F 内核的频率并禁用一个 A72 内核

答：在 SBL 引导流程中更改频率：

使用 RTOS/SBL 引导流程，用户可以使用 API Sciclient_pmSetModuleClkFreq() 来更改主 R5F 内核的频率，然后该 API 会设置底层 TI SCI 消息参数。

以下是一个在 SBL 代码中使用所需的时钟频率设置处理器引导内核（在我们对其进行引导之前）的示例：ti/boot/sbl/soc/k3/sbl_slave_core_boot.c

要使用该 Sciclient API，请查看需要配置的内核的 DEV ID（这不是主机 ID），然后查看对应的主处理器时钟的相关 CLK ID 并设置 clk 频率。

下面显示了每个内核的示例值，位于该其他文件中（此处为 A72 内核值示例）：ti/boot/sbl/soc/k3/sbl_soc_cfg.h

在 Uboot/SPL 引导流程中更改频率：
要将 A72 的频率更改为 400MHz，请使用以下 Uboot 补丁

u-boot-patch-a72-freq-400mhz.patch

要在 SPL 引导加载程序中更改主 R5F 内核的频率，请使用以下补丁修改 DTS 以更改 R5F 节点中的频率

0001-arm-dts-k3-j7200-main-Change-Main-R5FSS-frequency-to.patch

在 Uboot 中禁用 A72 内核：

要禁用内核，请在 Uboot 中使用以下补丁
disabling_a72_core_uboot.patch