大家好
我有两块6657板子 板内通过SRIO给FPGA发数 板间通过SRIO互相发数
我的srio给fpga发送 用的是direct I/O 此时会占用核0时间大概13ms
现在 如何不占有核时间 实现dma发送?
板间通信时 板1给板2发完数据 板1会给板2产生一个门铃中断 表示数据传输完成!!!
那么 板内通信时 核0给fpga发送完数据 核0是否会产生一个给自己的门铃中断?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好
我有两块6657板子 板内通过SRIO给FPGA发数 板间通过SRIO互相发数
我的srio给fpga发送 用的是direct I/O 此时会占用核0时间大概13ms
现在 如何不占有核时间 实现dma发送?
板间通信时 板1给板2发完数据 板1会给板2产生一个门铃中断 表示数据传输完成!!!
那么 板内通信时 核0给fpga发送完数据 核0是否会产生一个给自己的门铃中断?
1、请参考以下帖子的回复:
https://e2echina.ti.com/support/processors/f/processors-forum/210053/tms320c6657-edma3-srio
2、FPGA可以给DSP发送门铃中断。
第一个帖子 就是我问的 哈哈
我的目的就是 6657给fpga通过StreamWrite发数时 如何实现不占用核时间!!!
因为 我要发5M字节数据 StreamWrite一次最多4096字节 所以在任务里 核0要循环发送1280次!!!

手册上说 ICS0 – LSU0, Transaction complete, No Errors
这里说的Transaction complete 是不是指lsu完成一次4096传输产生的中断状态指示???
但是 我没有在手册上看到 如何使能这个中断???
你好 上述资料看了 试了 不行啊!
1 LSU0_Reg4寄存器里的Interrupt Req置1了 表示在命令完成时请求中断
2 LSU0_Reg4寄存器里的SUP_GINT置0了 表示如果设置了中断请求,则该位为0 表示在良好的完成时产生中断
我通过LSU0每执行一次发送 0x029001c0的值就置为0x1 这个地址是LSU0的Interrupt Condition Status Register (LSU0_ICSR) 表示ICS0 – SRCID0, Transaction complete, No Errors
我也把LSU Interrupt Condition Routing Register—LSU0_ICRR1 0x02900230 这个地址置0x00 表示把ICR0路由到INTDST0中断 INTDST0中断对应到了CIC0_OUT4->系统中断4
但是 进不了中断服务函数!!!
哪里设置还有错误???
和SRCID有关吗?