DM368硬件设计疑问关于DDR品牌电阻等问题

Henry Lee1

Prodigy 110 points

HI 各位大侠，我公司现在在设计一款基于DM368平台的IPC产品，现在碰到如下问题，请解答，感激：

1：GPIO0有啥特殊？没使用时上拉了。

2：如果PCB布局紧张，DDR2和DM368之间串联的33R匹配电阻是否可以删掉？

3：PRTCSS的PWCTRO和PWCTRIO是否可以做一般的GPIO？

4：看门狗的喂狗WDI信号，是否可以使用PRTCSS的IO信号呢？哪个可以使用？

5：CLKOUT0/1/2有啥区别？我需要给外部的sensor板输送一个37.125M或74.25M时钟，应该使用哪个？此外，DM368上VPFE的CLKOUT0_GPIO93_WEN引脚是否可以输出时钟给SENSOR板呢？

6：EMIF总线，如果连接了外部设备如FPGA（使用到EM_CLK和EM_ADV等），还可以使用EM_CLK等做GPIO么？如果AEMIF总线，其中一部分连接到了NAND FLASH，同时复用连接FPGA芯片，该如何设计，是否需要串联匹配电阻，该如何串联，即在368端串联匹配电阻，再各在NAND和FPGA端串联匹配电阻？

7：DM368输出的模拟视频信号CVBS/YPBPR，是否要加运放？如果加的话，运放芯片是靠近DM368还是靠近输出接口即可？因为我们现在的DM368板子很小，放不下运放芯片了？音频运放也同理。

谢谢。

可电话我13811049846李

12 年多前

0 Chris Meng 12 年多前

TI__Guru**** 155073 points

你好，

1. ARM subsystem guide:

The external pin DEEPSLEEPZ/GIO0 must be driven high during chip reset in order for NAND boot mode to work.

2. 关于DDR布线，请参考数据手册6.10.3.1 DDR2/mDDR Interface。就你的问题请参考6.10.3.1.9 DDR2/mDDR Signal Termination，匹配电阻不是必须的。

3. 如果做好相关配置就可以，但是是1.8V的IO。

4. 你是希望有DM36x WDT信号输出么? 如果是，这点DM36x不支持。

5. 这几个引脚功能相同。

6. 为什么连接FPGA需要使用EM_CLK，你们配置的FPGA和one nand的时序类似，需要同步传输么？在EMIF上连接不同的外设（被动设备），通过CS选通区别即可。

7. YPbPR需要加，CVBS如使用内部运放可以外部不加运放，具体请参考数据手册6.12.2.4 High-Definition (HD) DACs and Video Buffer Electrical Data/Timing。请问你所的音频是DM36x自带的voice codec么？如果是，相关电路建议参考voice codec user guide