目前DSP的状态:
时钟输入为:OSCIN和OSCOUT接的25MHz的时钟。(输入正常,CLKINSEL和OSC_DIS片选正确)
电源:3.3V DVDD,CVDD用过1.2V和1.4V,目前采用1.4V。
加电工作后,CLKOUT4和AECLKOUT1(EMIFCLK片选正确)的时钟幅度不正确,只有0.3V左右,频率正确。此时的CLKMODE[3:0]为1011,DSP通过DEVSTAT读出来的状态和硬件配置状态正确;但是如果CLKMODE[3:0]为0000,旁路掉PLL,时钟幅度正确。不清楚是什么原因。
(复位信号正确,PLLV的输入正确,参考过官网的SCH设计。)
