This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
HI，如题
烦请回复，谢谢！
项目比较着急，请帮忙尽快确认下，非常感谢~
您好我们已收到您的问题并升级到英文论坛寻求帮助，链接如下，如有答复将尽快回复您。谢谢！
e2e.ti.com/.../tda4vm-q1-lpddr4-layout-issue
您好，
是的，在评估 LPDDR4的 PCB 布局时，应该要考虑封装的引脚延迟。
以下应用手册涵盖了所有要求、包括信号偏斜控制。 请注意，手册为偏差提供了建议值/典型值-而不是最大值或最小值。这是因为仿真结果是需要去满足的参数。
https://www.ti.com/lit/pdf/spracn9?keyMatch=SPRACN9C
详情您也可参考英文论坛的答复。
