现在需要给core0提供定时器中断。
配置TIMER0为64位通用定时器给core0产生中断。
1.
时钟源选择internal，那么必须要配置PLL吗？如果配置PLL后，是PLL的sysclk1输出给TIMER吗？DSP input clock的时钟频率是100M吗？
2.
64位TIMER只产生TINTLO中断吗？
但是datamanual文档中关于中断事件的描述是：
core0接收TINTL和TINTH。所以我想知道64位TIMER0产生的中断是怎样的，是只产生64号中断事件呢，还是64和65都产生？
3.
还有配置定时器中断的时候，不需要配置片级的中断控制器（INTC0--3）吧，只配置核内的中断控制器和cpu的控制寄存器（csr、ier等）就可以了吗？
