This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
请帮忙看一下，TMS320C6678的 36-bit: Three 16-bit SDRAMs (including 4 bits of ECC)模式用的对不对，与没有相应的文档或者参考图可供参考。
其中关键管脚DDRDQM0-8，DDRDQS0P,这些管脚中，是DDRDQS8P/N,DDRDQM8这几个是ECC专用管脚,是否和DDRCB00-7是一一对应关系，另外我在8bit ECC 模式上，担负ECC任务的DDR有放在DDR中间的要求，在4bit模式是否有类似的要求。
32-bit 和 64-bit模式下ECC存储器的连接方式不变。
我看相应手册，支持一下ECC模式
72-bit: Five 16-bit SDRAMs (including 8 bits of ECC)
• 72-bit: Nine 8-bit SDRAMs (including 8 bits of ECC)
• 36-bit: Three 16-bit SDRAMs (including 4 bits of ECC)
• 36-bit: Five 8-bit SDRAMs (including 4 bits of ECC)，
请问一下，DDRCB00-7这几个管脚在物理上跟X bits of ECC是以一定一硬关系还是X bits of ECC是通过寄存器配置来实现的。
请帮我审核一下附件上的连接是否正确。
ECC的比特数是和数据比特数对应的，用户可通过寄存器配置数据比特数，ECC比特数由控制器自动根据数据比特数推出。
有几个小问题：
1. DDR_SLRATE0/1 应该上拉到1.8V而不是1.5V
2. DDR_RESET应该上拉到1.5V而不是端接到0.75V
早期的EVM板也有这个错误，最新的已经改正了。
另外，请注意，C6678上的ECC功能有一些限制，比如，数据访问必须按64-bit地址对齐，而且一次访问的数据量必须是64-bit的整数倍。ECC功能只能在初始化时使能，不能动态使能。
所以，请确认你的应用能满足这些要求，否则，你硬件设计就白费了。
TI下一代DSP上的DDR ECC 功能会有改进。
多谢。。
请问一下，ECC存储器的摆放位置有没有特殊要求，最好能提供相应手册。。
请问一下 TMS320DM8168的RESET管脚是否也应该上拉到1.5V。
