C6748进入深休眠模式

#1. 还需要DEEPSLEEP管脚的的输入。

#2 这里还与DEEPSLEEP没有关系，要检查具体的代码配置上是否有问题。

#3. Configure the DEEPSLEEP/RTC_ALARM pin to output RTC_ALARM using the PINMUX0_31_28 bits
in the PINMUX0 register in the System Configuration (SYSCFG) Module chapter. The pin is driven low
since the alarm has not yet occurred.

#4. 这是唤醒时的延时，单位是输入时钟，因为PLL已经bypass了。

我也是刚学这些东西想请教一下关于休眠的问题

1、请问那个休眠模式是自动进入的吗？

2、当进入休眠模式以后电压会不会发生变化呢？

#1. 不是自动的，细节参考TRm手册10.10.1节。

#2. 电压是由外部提供的，本身并不会影响外部电压的变化，只是休眠后电压可以不用那么高，降到1.1V是可以的，具体实现还需要可调输出电压的电源芯片，在进入休眠前将电压调低。如果不是特别在意功耗，也就没必要做这一步了吧。

那个是参考的哪份文献呢？我没有找到那个文档

这份文档：

http://www.ti.com/lit/pdf/spruh79

其它C6748文档全在这个页面：

http://www.ti.com/product/TMS320C6748/technicaldocuments

1、DDR2进入self-refresh模式的时候如果需要保存数据的话是不是不能把DDR2的时钟关掉？

2、USB2.0中使能（USB1.0不使用的情况）那个USB0PHYPWDN和USB0OTGPWRDN是置0还是置1呢？

3、还有就是能不能用串口进行外部触发唤醒呢？

kai zhao1 说：

1、DDR2进入self-refresh模式的时候如果需要保存数据的话是不是不能把DDR2的时钟关掉？

-----可以关掉。这时DDR2自己刷新，与DDR控制器没有关系了。

2、USB2.0中使能（USB1.0不使用的情况）那个USB0PHYPWDN和USB0OTGPWRDN是置0还是置1呢？

USB2.0是0号USB口。这里是问在休眠省电时怎么设吗？省电时就power down呗，置1.

3、还有就是能不能用串口进行外部触发唤醒呢？

---deepsleep不能由外设唤醒，要通过deepsleep管脚。

1、如果我进入休眠模式那我的仿真器是不是读取不到数据呢？

2、那个休眠延时的SLEEPCOUNT是需要计算然后写入的吗？

3、那个SLEEPCOMPLETE是在进入休眠之前置位还是之后，或者说是在SLEEPCOUNT计数清零之后置位的呢？

#1.时钟关了，自然读不到了。

关于问题#2： 请参考这个贴子

https://e2e.ti.com/support/dsp/tms320c6000_high_performance_dsps/f/115/p/459025/1657054#1657054

#3. 这个问题的目的是什么？你可以参考spruh79a的figure 9-1的时序关系.

1、那个时序图中CLKGATE需要置低是在哪边设置呢？我没有找到

2、好有就是OSC_GZ需要置高一段时间需要查看什么章节呢？有附图

这些都是在deepsleep上输入低电平后，芯片内部自动的休眠过程，外部都已经发出休眠的信号了，还怎么设。

1、那个休眠以后是不是只执行main函数里面的代码呢或者说不执行代码了？

2、如果不执行代码的话，我该怎么唤醒呢？

3、谢谢给我解答那么多问题

这个在TRM手册上的deepsleep章节有说明，休眠就是不动了，停在进入休眠的位置，唤醒由deepsleep管脚上送入高电平。然后程序继续往下运行。

1在进入休眠状态后执行下一步程序中deepsleep引脚置高后写入寄存器SLEEPCOUNT值后会随时钟减小那个寄存器SLEEPCOMPLETE是自动置位还是写入置位呢？

2、那个SLEEPCOUNT设置大一点还是小一点呢？

自动的：

10.10.1.2 Exiting Deep Sleep Mode
Use the following procedure to exit the Deep Sleep state if an external signal is used to wake-up the
device:
1. The external controller drives the DEEPSLEEP pin high.
2. When the SLEEPCOUNT delay is complete, the Deep Sleep logic releases the clock to the device and
sets the SLEEPCOMPLETE bit in the deep sleep register (DEEPSLEEP) in the System Configuration
(SYSCFG) Module chapter.

再者从前面进入Deepsleep的流程#11来看，也不会是软件自己置1，又轮循"1"~~~~~~~

11. Begin polling the SLEEPCOMPLETE bit until it is set to 1. This bit is set once the device is woken up
from Deep Sleep mode.

1、那我是在进入休眠之前就应该把SLEEPCOUNT 写入寄存器中吗？

2、当deepsleep引脚置高之后需要使能片上的晶体，这个是在哪边设置呢？还是直接在PLL中设置好呢？

3、当设置完PLL后才开始把寄存器SLEEPCOMPLETE和SLEEPENABLE清零的吧？

请参考TRM文档：spruh77a  page 218:

10.10.1 Entering/Exiting Deep Sleep Mode Using Externally Controlled Wake-Up

10.10.1.1 Entering Deep Sleep Mode
Use the following procedure to enter the Deep Sleep mode if an external signal is used to wake-up the
device:
1. To preserve DDR2/mDDR memory contents, activate the self-refresh mode and gate the clocks to the
DDR2/mDDR memory controller. You can use partial array self-refresh (PASR) for additional power
savings for mDDR memory.
2. The SATA PHY should be disabled (see Section 10.11.3).
3. The USB2.0 (USB0) PHY should be disabled, if this interface is used and internal clocks are selected
(see Section 10.11.1).
4. The USB1.1 (USB1) PHY should be disabled, if this interface is used and internal clocks are selected
(see Section 10.11.1).
5. PLL/PLLC0 and PLL/PLLC1 should be placed in bypass mode (clear the PLLEN bit in the PLL control
register (PLLCTL) of each PLLC to 0).
6. PLL/PLLC0 and PLL/PLLC1 should be powered down (set the PLLPWRDN bit in PLLCTL of each
PLLC to 1).
7. Configure the DEEPSLEEP pin as input-only using the PINMUX0_31_28 bits in the PINMUX0 register
in the System Configuration (SYSCFG) Module chapter.
8. The external controller should drive the DEEPSLEEP pin high (not in Deep Sleep).

9. Configure the desired delay in the SLEEPCOUNT bit field in the deep sleep register (DEEPSLEEP) in
the System Configuration (SYSCFG) Module chapter. This count determines the delay before the
Deep Sleep logic releases the clocks to the device during wake up (allowing the oscillator to stabilize).
10. Set the SLEEPENABLE bit in DEEPSLEEP to 1. This automatically clears the SLEEPCOMPLETE bit.
11. Begin polling the SLEEPCOMPLETE bit until it is set to 1. This bit is set once the device is woken up
from Deep Sleep mode.
12. The external controller drives the DEEPSLEEP pin low to initiate Deep Sleep mode.

10.10.1.2 Exiting Deep Sleep Mode
Use the following procedure to exit the Deep Sleep state if an external signal is used to wake-up the
device:
1. The external controller drives the DEEPSLEEP pin high.
2. When the SLEEPCOUNT delay is complete, the Deep Sleep logic releases the clock to the device and
sets the SLEEPCOMPLETE bit in the deep sleep register (DEEPSLEEP) in the System Configuration
(SYSCFG) Module chapter.
3. Clear the SLEEPENABLE bit in DEEPSLEEP to 0. This automatically clears the SLEEPCOMPLETE
bit.
4. Initialize the PLL controllers as described in Section 8.2.2.2. Note that the state of the PLL controller
registers is preserved during Deep Sleep mode. Therefore, it is not necessary to reprogram all the PLL
controller registers unless a new setting is desired. At minimum, steps 3, 4, and 7-10 of the PLL
initialization procedure must be followed.
5. Enable the clocks to the DDR2/mDDR memory controller, reset the DDR PHY, and then take the
DDR2/mDDR out of self-refresh mode.
6. Configure the desired states to the peripherals and enable as required.

那个我是能够进入低功耗，一直以为的是前面设置错误，我都是按照步骤上面写的，唤醒过程按照步骤来写的话唤醒不了，是需要操作哪些呢？我看到你的帖子上写的是

//Set DSP boot address vector to entry point of DSP program. This must be aligned to 1KB boundaries
 SYS_REGS->HOST1CFG = entry_point;

 //Wake up the DSP
 CSL_FINST(psc0Regs->MDCTL[CSL_PSC_DSP], PSC_MDCTL_NEXT, ENABLE);
 CSL_FINST(psc0Regs->PTCMD, PSC_PTCMD_GO1, SET);
 while(CSL_FEXT(psc0Regs->PTSTAT, PSC_PTSTAT_GOSTAT1)==CSL_PSC_PTSTAT_GOSTAT1_IN_TRANSITION);
 CSL_FINST(psc0Regs->MDCTL[CSL_PSC_DSP], PSC_MDCTL_LRST, DEASSERT);

请问我也需要这么写吗？

上面的步骤是ARM boot DSP的过程，跟Deepsleep的唤醒没有关系，不是一回事。

Deepsleep的唤醒，简单一点就是只要在deepsleep管脚上来一个上升沿电平即可。对下面的步骤有什么不理解的地方吗？

10.10.1.2 Exiting Deep Sleep Mode

Use the following procedure to exit the Deep Sleep state if an external signal is used to wake-up the
device:
1. The external controller drives the DEEPSLEEP pin high.
2. When the SLEEPCOUNT delay is complete, the Deep Sleep logic releases the clock to the device and
sets the SLEEPCOMPLETE bit in the deep sleep register (DEEPSLEEP) in the System Configuration
(SYSCFG) Module chapter.
3. Clear the SLEEPENABLE bit in DEEPSLEEP to 0. This automatically clears the SLEEPCOMPLETE
bit.
4. Initialize the PLL controllers as described in Section 8.2.2.2. Note that the state of the PLL controller
registers is preserved during Deep Sleep mode. Therefore, it is not necessary to reprogram all the PLL
controller registers unless a new setting is desired. At minimum, steps 3, 4, and 7-10 of the PLL
initialization procedure must be followed.
5. Enable the clocks to the DDR2/mDDR memory controller, reset the DDR PHY, and then take the
DDR2/mDDR out of self-refresh mode.
6. Configure the desired states to the peripherals and enable as required.

1、那个如果内部时钟在写入SLEEPCOUNT 之前关掉如何保证能够把值写进去呢？

2、那个SLEEPCOMPLETE是采用轮询的方式来判断是否唤起，内部时钟已经没有了，如何轮询？

1、请问那个您按照上面的额步骤可以完成休眠及唤醒的过程吗?

2、这个休眠及唤醒的过程是否要给予BIOS来做呢？

kai zhao1 说：

1、那个如果内部时钟在写入SLEEPCOUNT 之前关掉如何保证能够把值写进去呢？

---- 你现在能写进去吗？前面做的只是把PLL关了，时钟bypass了，还是有的。

2、那个SLEEPCOMPLETE是采用轮询的方式来判断是否唤起，内部时钟已经没有了，如何轮询

---- 同上.

kai zhao1 说：

1、请问那个您按照上面的额步骤可以完成休眠及唤醒的过程吗?

------ 你按这个过程做遇到的问题是什么呢？

2、这个休眠及唤醒的过程是否要给予BIOS来做呢？

------ 这是芯片要求的操作过程，跟BIOS有什么关系，任何操作系统只不过是软件而已。

不知道我设置是不是有问题，我再试试看

凯哥哥辛苦了！哈哈

我想请教一下关于bootloader的问题   芯片：TMS320C6748

1、bootloader是否不能改变（意思是我想自己再添加一些代码进去可以不？）

2、bootloader如果可以改动应该怎么将我的代码固话到里面去呢？

芯片的Bootloader即RBL是固化在芯片的ROM的，不能改变。

1、那我想在nand flash中固话两段代码，先执行第一个代码，到达一定条件后可以执行第二个代码，有这种方法吗？或者说的是bootloader能指向两个程序

2、是不是需要二次boot呢？

第一个代码相当于二级boot，它由芯片RBL来启动，但是它的功能由用户实现，后面想做什么是则由用户通过软件实现了。与芯片bootloader没有关系了.

那有关于芯片TMS320C6748 RBL这方面的资料吗？我不知道这个是做什么的

那个是RBL还是UBL呢？

RBL就是芯片的bootloader, ROM Boot Loader

UBL是二级bootloader:  User Boot Loader。 用户自己的bootloader，不是必需的。

1、ROM Boot Loader是固话在我的dsp中还是flash 中去呢？

2、我的nand flash中有一个主代码即二次boot的代码，然后我还有一个从代码是根据主代码的状态来调用的，我的问题是从代码的地址在二次boot的时候是不是需要固定的地址

1、那 User Boot Loader我可以改动并且烧录到ROM中去吗？

2、我的两个程序是不同的工程，用UBOOT启动Kernel的话会用到系统吗？

kai zhao1 说：

1、那 User Boot Loader我可以改动并且烧录到ROM中去吗？

--- UBL是用户的代码，可以改，但是只能烧到flash，ROM不是给用户用的。

2、我的两个程序是不同的工程，用UBOOT启动Kernel的话会用到系统吗？

-- 我说的是类比于，你的问题与具体芯片已经无关了。随便网上搜都会有答案的。系统也是软件，用不用系统并不影响基本流程的思想。

你可以参考UBL的代码，看代码看几遍，跑一跑，改一改，再跑一跑就明白了。