Other Parts Discussed in Thread: TDA4VM
您好，
我们在使用TDA4VM芯片中，将MCU domain 的R5FSS 开启双核模式，将数据放在DDR中。请问我们现在发现使用write back 可以明显减少CPU 负载。但是会存在数据不一致的问题。请问双核之间共享memory的那部分数据。除了设置成No cache 不需要考虑数据不一致的问题。
想询问一下，有没有可以使用Cache，但又可以保证数据一致性的办法？
1.例如是否支持MESI协议或者MOESI协议。
2.是否有支持手动清除cache 段的函数接口。
3.block 区域除了可以设置成Cacheable，No cache 。还可以设置成别的模式吗。比如设置成outer-shareable 模式。
因为我们共享的数据比较多，且数据类型比较大。非常希望能够使用Cache 去降低CPU负载，提高读写效率。
期待您的回复，非常感谢！
