手册中这么介绍的：
The DPLL can be programmed to be locked at any frequency given by one of the following equations:
• Fdpll = Fref × 2 × M / (N + 1)
• Fdpll = Fref × 2 × (4 × M / (N + 1)) in case the CM_CLKMODE_DPLL_ABE[11] DPLL_REGM4XEN bit is set (applies only to DPLL_ABE)
• Fdpll = Fref × (M / (N + 1)) in case the CM_CLKSEL_DPLL_MPU[22] DCC_EN bit is set (applies only to DPLL_MPU when frequency higher than 1.4GHz is needed).
我在uboot中看到MPU_DPLL的M、N配置如下：
/* OPP NOM FREQUENCY for ES2.0, OPP HIGH for ES1.0 */
static const struct dpll_params mpu_dpll_params_1100mhz[NUM_SYS_CLKS] = {
{275, 2, 1, -1, -1, -1, -1, -1, -1, -1, -1, -1}, /* 12 MHz */
{-1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1}, /* 13 MHz */
{1375, 20, 1, -1, -1, -1, -1, -1, -1, -1, -1, -1}, /* 16.8 MHz */
{1375, 23, 1, -1, -1, -1, -1, -1, -1, -1, -1, -1}, /* 19.2 MHz */
{550, 12, 1, -1, -1, -1, -1, -1, -1, -1, -1, -1}, /* 26 MHz */
{-1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1, -1}, /* 27 MHz */
{1375, 47, 1, -1, -1, -1, -1, -1, -1, -1, -1, -1} /* 38.4 MHz */
};
从变量上看这是要配置1100MHZ的MPU_DPLL，我觉得应该用式子Fdpll = Fref × 2 × M / (N + 1)，
但是算出来的所有值都是2200MHZ，所以，怀疑实际用的第三个式子计算的，没想明白为什么，
或者是对英文水平有限，给理解错了。
请帮忙解释下，谢谢了！！
是我的帖子发错地方了吗？还是问的问题不值得回答呢？如果发错地方告诉我去哪个模块发，谢谢啦！！
