请问:C6678的L2和L3到DDR3的数据传输速度理论上可以达到多大啊?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好,
LL2的理论数据总线吞吐量为16GBps,SL2对外的理论数据总线吞吐量为64GBps,DDR对外数据总线理论吞吐量为12.8GBps。从上述可以看到SL2的对外总线吞吐量甚至高于LL2,但是由于SL2到core中间还有MSMC等,所以实际cpu访问SL2的吞吐量还受限于中间相关总线的带宽及速率。具体可以查看C66x corepac user guide进行分析。
LL2、L3及DDR之间的数据交换,可以使用DSP Core,EDMA,IDMA,packetDMA完成,每种方式的传输速率不一样。根据实测结果来看对于DDR与LL2和SL2的数据交换建议采用EDMA3吞吐量最大,在1GHz主频下,对于DDR与LL2的交换吞吐量可达5.3GBps,DDR与SL3的交换吞吐量达10GBps。
请参考!
Andy Yin:
你好,
你所说的L2、LL2、SL2、L3、SL3应该各不相同,但是现在对这些缩略语或者名词有点不太清楚,能给详细介绍下吗?
另外,还有L1P、L1D、L1Cache、L1、L2、L2Cache、L1SRAM、L2SRAM、MSMC之间又有什么的关系和不同,他们的配置或者组织结构情况是什么样的?
多谢!