AM3352 ddr_pll_config 失败

请教各位 ,

AM3352ZCZD72 + MT41J128M16JT-125 , 参照 AM335X StarterKit Board 画的板 ，软件 EZSDK6.0 。

在 Uboot 中初始化 DDR 时（配置了 GPIO0_7 使能 ddr_vtt_en） ，使用

config_ddr(303, MT41J128MJT125_IOCTRL_VALUE, &ddr3_data,
&ddr3_cmd_ctrl_data, &ddr3_emif_reg_data);

在 ddr_pll_config 函数中 ，死循环在了 如下语句

/* Wait till dpll is locked */
while ((readl(&cmwkup->idlestdpllddr) & ST_DPLL_CLK) != ST_DPLL_CLK);

请问 DPLL 没有锁定 ，会是哪里出了问题呢 ？