关于C66xxNorflash启动问题

EMIF16模式是将生成的.out文件用hex6x转换成.hex文件直接烧写到flash，DSP启动后会直接从flash的其实地址开始执行的，bootloader是不做任何事情的。

C6671~C6678直接跳到 EMIF16 CS2 地址 0x70000000进行所谓的XIP现场执行。

Hi Andy，我找到一个IIC nor的例程，是不是有两种，一个是通过EMIF16接NOR，还有就是可通过IIC接NOR？

如果我通过EMIF16接的话，好像没有例程。

您好，

6678 EVM板EMIF16上接的是NAND FLASH，没有接Nor Flash，所以没有通过EMIF16 boot Norflash的例程。如果你要通过EMIF16接Nor Flash，需要修改cinit00的跳转地址为0x70000000，同时配置引脚为EMIF16 bootmode即可，之后代码就会自动跳转到Norflash现场执行。

那么例程里的NORflash，是通过IIC外接的么？

您好，

EVM板上的NorFlash是接在SPI上，支持通过I2C EEPROM中的IBL 引导NorFlash。

我看了下别的方式启动，用mad相关工具将多个.out生成一个.bin文件，然后通过烧写IBL conf和bin 文件来完成自动执行；那么通过EMIF16外扩nor的话，该如何实现自启动？也用IBL？还是有别的组件？

现场执行，那么对烧写到NORflash里的程序有什么要求。将.out文件用hex6x转换成boot table就可以了么？那么初始化及代码搬移工作也是在.out里执行？

您好，

参考3楼的解释，不存在代码搬移

Tony.zhang,

您好！

hex6x不一定把代码转换成boot table。详细的内容请参考文档SPRU186 “TMS320C6000 Assembly Language Tools”。

其实问题的关键是，我怎么样实现EMIF16外接的NORFLASH能自启动？

Hi Zhan Xiang

你说得DSP启动后会直接从emif的起始地址开始执行，是指所有core均从emif起始地址开始执行吗？

您好，

Norflash支持XIP。

Hi Andy，我想问的是所有core都从0x70000000开始执行，还是只有core0从这里开始执行，而其它core等待core0的中断命令。

Hi Andy

我想问的是所有8个core均从emif的起始地址开始执行，还是只有core0从这个地址开始执行，而其它core等待core0的中断

对于EMIF16的启动方式，应该是所有core都从0x70000000开始运行

Hi Andy

我想问的是所有8个core均从emif的起始地址开始执行，还是只有core0从这个地址开始执行，而其它core等待core0的中断

好的。谢谢。不好意思，网络问题重发了几次。

你好，

在哪可以找到PCIe的bootloader例程？谢谢！

大家好，

我最近在尝试C6678的多核多工程烧写（core0、core1各一个工程，core2-7一个工程），采用二次引导，SPI nor Flash。这个过程有两个问题：

1、多核烧写时，core1-7的程序由core0进行DMA搬移，目前是在各个核的L2上操作，即core0 boot后，将其他核的程序搬移到对应核的L2。这样一来，这些L2还能在应用程序里使用吗？目前至少需要用L2存放接收到的数据（基本用400KB左右），用于算法处理。尝试过，貌似不可以。

2、Boot时，core1-7核的搬移在secondbootspi工程里做还是在Core0的应用程序里做好？当前在secondbootspi工程里做过小程序测试，能启动正常。

另外，多工程的多核烧写，哪里有具体的资料不？目前感觉资料很乱啊。

谢谢。

可否将bin文件写入norflash内????在flash内能否执行??

cmd文件如下:

-c
-heap  0x2000
-stack 0xa000

/* Memory Map 1 - the default */
MEMORY
{
    L1PSRAM (RWX)  : org = 0x0E00000, len = 0x7FFF
    L1DSRAM (RWX)  : org = 0x0F00000, len = 0x7FFF
  /*  ISRAM          : org = 0x70000000, len = 0x3FF*/
    L2SRAM (RWX)   : org = 0x70000000, len = 0x30000
    MSMCSRAM (RWX) : org = 0xc0000000, len = 0x200000
}
SECTIONS
{
    .csl_vect         >       L2SRAM
    /*.boot_sect        >       ISRAM*/
    .text             >       L2SRAM
    .vecs             > L2SRAM
    GROUP (NEAR_DP)
    {
    .neardata
    .rodata
    .bss
    } load > L2SRAM
    .stack      >       L2SRAM
    .cinit      >       L2SRAM
    .cio        >       L2SRAM
    .const      >       L2SRAM
    .data       >       L2SRAM
    .switch     >       L2SRAM
    .sysmem     >       L2SRAM
    .far        >       L2SRAM
    .testMem    >       L2SRAM
    .fardata    >       L2SRAM
    platform_lib >   L2SRAM
}