This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
根据,AM3356文档中的“DDR3 Routing GuideLine”中，关于差分信号的走线规则的说明，“CK（时钟信号） spacing set to ensure proper differential impedance”。
而根据一般差分线的走线规则，为增加差分线的耦合，和增加抗干扰性，一般要求差分线的距离在1W（线宽）以内。
请问，在对DDR3的差分信号进行走线时，具体要符合什么要求？阻抗要符合什么要求？线距要符合什么要求？
谢
你可以参考我们SKEVM和beaglebone black的PCB layout，这两块参考板都是DDR3，并且layout都是公开的
