本人在使用C6455 EMIFA口从FPGA循环读取数据时，发现每次读取需要15、6个时钟周期！（根据CE信号高低变化观察获得，主要是CE为高电平的时间太长！）
我测试的是CE2口，设置为异步访问方式，数据宽度64位。按照芯片EMIF使用手册，CE为低的时间由rsetup/rstrobe/rhold三个参数决定，这几个参数我已经设置成最小的；CE为高的时间由AWCC寄存器中的TURN-AROUND(TA)参数决定，我设置该参数为默认值3，可是CE为高电平的时间仍然有十来个周期！
小弟对此十分困惑，请专家帮忙解答一下！不甚感激！
