关于C6472和C6678开发板SRIO的问题

Richard Zhang

1. PDK例程中loopback置1后的内部短接结构是什么样子的。是不是简单的将port0~3口的收发分别短接。软件上的loopback和在外部直接将AMC接插件上的TX和RX引脚短接是否效果完全相同。

2.我想测试一下SRIO的外部短接，可不可以直接将port0的收发短接其他的123都各自短接。外部短接后，测试例程上除了Peripheral Settings Control Register (PER_SET_CNTL)Loopback位置0，还需要改什么？

3.控制多端口的传输模式（1X 2X 4X），需要在哪修改，改哪几个寄存器

4.我想将6472的开发板（2个1X 端口）和6678开发板（4个1X端口）对接进行测试，是否可以直接把两个板卡的PORTX0~1,RX0~1飞线对接，需要注意那些问题

5.测试程序中Device ID号该怎么设置，是每个端口固定一个ID号，还是每个设备一个ID号，还是每个SOCKET一个ID号。

0 Thomas Yang55737 13 年多前

Hi Richard

1)不一样，寄存器中的loopback置1后，TX数据流在经过SERDES之前就回环到RX通路上了

2）如果修改PER_SET_CNTL中的loopback位，则其为数字回环，达不到你想测试的SRIO外部短接的效果

3）不建议你直接修改寄存器，你可以调用CSL库函数实现，具体你可以参考PDK中的 device_srio_loopback.c的例子

4）SRIO是高速接口，不建议你直接飞线，你可以通过AMC接口转接

5）每个设备一个ID号，你可以通过函数CSL_SRIO_SetDeviceIDCSR CSL_SRIO_SetDeviceInfo进行配置

0 Richard Zhang 13 年多前回复 Thomas Yang55737

Thank you, Thomas

1.自环的测试程序 lookback改成0以后，数据是不是就可以从外部发送端口发送出去了，用不用做其他的程序改动

2.device_srio_loopback.c 里面没有找到配置4个1x的配置语句，register的只读状态寄存器显示portwidth为4个1x

3.外部短接是否可以将6472或者c6678自己的port0和port1对接。用1x模式测试

4.ID号的问题，如果是一个设备一个ID号，以6678为例，是不是说配置成1个4X模式的时候就只有一个ID号，配置成4个1X的时候有4个ID。且最多有4个ID

如果这么理解的话，那么设备自环的测试中，发送方源ID应该和接收方目的ID是一致的。6678的自环测试里面

ID1 --> ID2 --->ID3 -->ID4 -->ID1 这个测试是怎么完成的。

处理器论坛