cpu和phy之间连接的参考电路图是evmsk，运行的starterware的app文件，enetlwip的例子，但串口显示说，可以看到有phy0存在，但自协商失败，配成百兆十兆全半双工的自协商也都试过，都不行。用示波器查看，发现RGMII接口中的txclk，也就是cpu到phy之间，有25M的时钟，但phy到CPU之间的rxclk，没有任何时钟信号。
我的小系统，也就是内存电源都是参考的Beaglebone，运行的mlo也是starterware中Beaglebone的例子。
另一个phy接口，也就是phy1，连着一个转发芯片目前还没有调试。
请问下，phy0也就是ar8031目前这样的原因可能是什么？多谢！
