This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好： 我目前在利用CCS V5进行6670多核的学习，但是我发现进行功能仿真时，用clock来测试一段代码的时间要比真正跑板子的实际短，我曾经测试过一段代码，功能仿真中消耗3ms，但是实际跑板子后（cmd文件中将数据都放入L2SRAM）竟然跑了10ms，能否解释一下这是为什么呢？ 为什么功能仿真与实际板子的cycle总数相差这么大？
你好，使用实际板子跑的时候，用的什么工具测试的cycle总数？
您好: 我们的板子是TMDXEVM6670L，其中仿真器版本为 XDS100v1，测试cycle的时候，将ccs v5中的run-> clock 设置为enable，根据clock的数目认为是cycle总数。
希望您能帮我解决！
耗时性能测试以板卡结果为准，在板卡上使用读取TSC寄存器的方式测一下耗时确认你之前使用clock测试的结果是否准确。
另外如果测出的时长与预期长很多，首先看一下代码运行时cache、memory的配置，及代码、数据存放的位置。
如果涉及优化的话参考相应的培训入门材料：http://www.deyisupport.com/question_answer/dsp_arm/c6000_multicore/f/53/t/24488.aspx
