• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 13 订户
  • 视图 600 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

关于6747 EMIFA的异步存储器时序问题

lzd long
Prodigy 173 points


我在进行6747 EMIFA的管脚进行配置与FPGA通信时，发现在写使能信号线在一个片选下拉时间段内下拉了两次，就是在片选下拉一次后，写使能的波形为：

————————_________———_______——————不管如何配置CECFG都无法将第二次下拉消除，请问大家有没有碰到类似的情况？

  • 0
    TI__Guru**** 357097 points

    你好，

    请问你配置的是16bit还是8bit读写？ 除了写使能被下拉两次，其他线如地址线，数据线是否也输出两次？

    读操作正确么？

  • 0 回复 Shine
    Prodigy 173 points

    你好，已经解决了，是因为配置的FPGA时当做16位异步存储器件来用的，但是通信时的地址的格式是32位指针，所以造成了这种情况。
    一方面是我自己对嵌入式系统理解不够深刻。
    另外一方面希望DSP的EMIF相关文档在进行详细说明时，将这种情况进行介绍，甚至给出时序图。