• 状态
  • 已锁定 已锁定
  • 回复 12 回复
  • 订户 13 订户
  • 视图 4752 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

OMAPL138 PLLC0中OSDIV OCSEL两个寄存器写不进去

wei lee1
Expert 1760 points

TI专家，各位朋友：

       我在gel中对PLL0和PLL1进行初始化，想通过配置PLLC0中的OSDIV OCSEL两个寄存器，把DSP和ARM的时钟分频后，通过CLOKOUT引脚输出出来，通过示波器观察，看我的gel中的配置是否是正确的。我通过仿真器查看OSDIV OCSEL两个寄存器的值，我发现还是默认值，CLOCKOUT输出的也是默认情况下的外部晶振时钟，我对OSDIV OCSEL两个寄存器的操作如下：

#define PLL0_OCSEL  (*(volatile unsigned int *)(0x01C11104))
#define PLL0_OSCDIV (*(volatile unsigned int *)(0x01C11124))

PLL0_OCSEL  = 0x00000017;
PLL0_OSCDIV = 0x0000800E;
写入后这两个寄存器的值并没有发生变化。
 
 
这个两个寄存器的的地址为下图：手册 spruh77a.pdf    P.153