DSPLIB中的FFT计算效率问题

请问您说的O3优化 是什么意思 在哪里加？

您好，

右击工程在属性中可以找到优化选项，选择-o3可以对整个工程生效；也可以只针对一个文件右击属性修改其编译属性。

不好意思，这两天比较忙，回复晚了。

clock问题解决了，如您所说。

那个FFT计算时间相差过大问题是编译模式的问题，使用Debug模式所花时间为Release模式的几十倍。另外使用simulator和emulator所花时间也差了两倍。

谢谢专家答复。

使用-o3优化效果不是很明显，编译器默认使用-o2优化。

您好，

simulator与Emulator下时间差异是正常的，但是Debug与Release模式下差异那么大，完全取决于代码，release编译时会将很多调试信息去掉，但是时间差异那么大还没遇到过。能否给出以下你的分析呢，谢谢

Allen Yin 您好：

看了这个帖子后有两个问题想向您请教

1.CCS中Enable clock具体怎么操作呢？可否给出相应的代码或截图

2.我基于论坛上一位网友帖中提供的工程将cache加入到CCS中的例程中，但是按他的方法修改运行工程后还是显示未加cache的结果，可否指导下如何对CCS中的FFT、矢量相乘等工程加入cache语句。相关帖子链接如下

www.deyisupport.com/.../6190.aspx

我修改后的工程见附件，初学DSP还请多多帮助。

谢谢专家！！

1.Enable clock  就是给STCL寄存器赋个初值，我的工程里开始就有  STCL=0； 就是初始化

2.我的工程里面

    CACHE_setL1PSize (CACHE_L1_MAXIM3);

   CACHE_setL1DSize (CACHE_L1_MAXIM3);

   CACHE_setL2Size (CACHE_256KCACHE);

   就是设置L1,L2 MEMORY的一部分内存为CACHE，你可以更改形参的值，可以看出来明显的周期数差异

Richard Zhang 您好：

1. 是STCL寄存器，不是TSCL寄存器吧

2. 我就是照着你的工程改的，但是加入相关cache语句后结果并没有改变还是CCS例程运行的结果，时钟周期数很大（见我传的例程），不知您是怎么修改工程文件的，工程修改过程中除了要加

CACHE_setL1PSize (CACHE_L1_MAXIM3);

CACHE_setL1DSize (CACHE_L1_MAXIM3);

CACHE_setL2Size (CACHE_256KCACHE);

相关语句外还要做哪些配置工作呢？

谢谢！

Andy Yin 您好：

关于例程中FFT以及vecmul执行效率低的问题提出后还没有得到解决，专家可否帮助指导问题出在哪方面。

相关的问题描述在本帖中已有说明

谢谢专家！

您好，

测试性能时请依次注意以下几点：

1. 在板子上测试，不要在simulator上测试；

2. 板子测试时，注意一定要配置合理的PLL（包括core及DDR3等），可以选择CCS安装目前下已有的gel文件或者在代码中添加PLL配置代码；

3. 确认工程编译属性，尽量配成-o3优化；

4. 确认处理代码及数据在memory中存放的位置，特别是处理数据的存放位置。

请依次确认上述几点给出反馈谢谢