现在需要AIF与FPGA进行连接，
1. AIF AT 的启动
驱动中可以配置为“SWR” （用在loopback），“external pin”，“PHY compare”，
请问后二个设置为哪个？若用“external pin ”，需要给DSP的“ PHYSYNC ”，“RADSYNC”
引脚什么样的信号？ 直接高电平，还是10ms周期脉冲？ 二个引脚一起给吗？
2. 给“PHYSYNC” 和 “RADSYNC‘ 时候，与10ms帧的frame number有关系吗？
2. 进行数据传输时，AIF 采用subframe 中断，每个中断中push一个subframe的Tx Descriptor,
为什么每个中断中“ EgressCount ” 那个寄存器的计数只在 每隔10个subframe才改变？
正常情况下不是应该每个subframe push descriptor后就应该增加发送个数的吗？
3. FPGA这部分的时钟，使用DSP给的122.88m时钟就可以了吗?
