我们自己做的板子，DDR3芯片是MT41J256M8 15E，8片，64位，没有焊EEC的那片。
具体参数配置可见下图
：
测试程序是论坛上最新的STK开发包内的程序，我们根据上面的DDR3芯片的参数更改了
相应的寄存器的值。现在出现的问题是填写测试数据与读出的数据不一致，我们分别跑过800M
和1333M，800M的时候第3，4，5片DDR数据位读出的数据会出错，错误是随机发生的；1333M
的时候除了最低位的两片数据不错，其余片的数据位都会有错误出现。部分测试结果如下：
我们排查问题，怀疑跟电源的设计有关，我们电源设计与EVM板卡的不同，CVDD没有使用smart reflex
设计 ，而是使用LDO出固定的1.1v。这里我想问一下，CVDD是否必须遵照硬件设计手册的smart reflex
设计？能否不使用这样的设计？我们现在没有使用这样的设计，是否有补救措施？
