This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
文档Sprad06中提到，这个最大值只有当上升时间和下降时间的详细信号完整性分析确认了所需的操作时，才能扩展该值。因此拓展出我的问题：我们挂在AM6234上的DDR4的SI仿真这个需要怎么做？是有相应的软件吗？还是说要给我们的supplier帮忙做？我们目前使用的是镁光的DDR4 MT40A2G16TBB-062E:F。
一般SI仿真我知道的用Hyperlynx肯定是可以的，主要就是使用ti和Micron提供的ibis模型，再加上板子的各种参数如介电常数，以及stackup的信息来进行仿真
结果是否可行，可能除了要看ti这边的文档，还要看一下DDR4对时序等的要求，我估计ti并不会写的很详细，毕竟有规范在
我还想TI这边能不能帮忙做仿真，因为我们自己没做过类似的SI仿真，之前高通平台都是给他们帮忙做了，难搞
需要客户自己做，我们提供ibis model。https://www.ti.com/product/AM623#design-tools-simulation请看下面e2e帖子的回复。https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1230246/am623-ddr4-layout-check-and-simulation
