This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

请问C6678使用哪个DDR3芯片可以达到8GB的寸处容量



请问C6678外接哪个DDR3芯片可以达到8GByte容量,并且此时的ROW ADDRESS和COLOMN ADDRESS的地址宽度分别怎么设置的?

我们使用8片三星 x16  8Gbit容量的DDR3芯片K4B8G1646B,发现容量只能访问到4Gbit,所以总容量只有4GB。

能否推荐一个具体型号的DDR3芯片,并且测试过的,可以达到8GB容量?

  • 你好,文档上是说能够支持8GB,这我也不怀疑,现在我是想问具体芯片型号,我查了几个大厂家的DDR3 SDRAM,好像没有能支持的芯片,C6678仅仅是理论上支持吗?

    能否给我推荐一个DDR3 SDRAM颗粒的型号?!

  • 请咨询DDR厂商,如美光,三星,Hynix...

    下面是我在美光网站找到的信息,其它公司肯定有类似产品:

    http://www.micron.com/products/dram/ddr3-sdram/8Gb

  • 谢谢Brighton Feng。

    目前8Gb的好像都是双rank的芯片,你给的链接也是,6678也支持双rank的芯片吗?

  • DDR控制器才有双Rank概念吧?C6678的DDR控制器可以支持双rank。请仔细阅读文档。

    没听说DDR memory本身有双rank的限制,一颗DDR memory可以接到控制器的rank 0,也可以接到rank 1.

  • 最近也在设计6678的板子,美光的料能到8个GB的确实采用了双RANK设计(至少美光的datasheet是这么叫),一个料里面集成了2个4GB的die,其它比较有名的厂商或者采用了类似设计,或压根没有8GB的料,我也是花了时间找的如:micron,sumsung,hynix,erpida(美光收购了),ISSI,sapansion这些都看了。

    另外,由于美光8GB的料虽然是双RANK,但是不像DIMM,它只有一个时钟,所以我按照双RANK的接法来做的原理图,只不过DDR3控制器的两组时钟输出只用的第一组,不知这样可好?请指点。

  • 你的理解应该是对的

  • 我在设计中也遇到同样的问题,我选的是镁光的MT41K1G16DGA-125it,双RANK的,但是这个颗粒只有一组CLK引脚,所以6678上的DDRCLKOUT1P/N没有地方去连接,不知道这样设计能不能调通?求指点,你的调通了吗?十分感谢,我的QQ157540054,求交流

  • KeyStone I devices can support up to 2 ranks but they do not support address mirroring.  Therefore, this allows twin-die devices using 2 ranks.  They do not support dual-rank DIMMs or SO-DIMMs that require address mirroring support.

    KeyStone II devices do not have any of these limitations.  They support up to 2 ranks and they can support address mirroring.  The 2 ranks can be in separate SDRAM packages or in twin-die packages.  Please note that there is also the Keystone II DDR3 Initialization Application Report (SPRABX7).

  • allen yin,谢谢你的回复,我知道6678本身支持双rank,我现在的担心是,双rank的DDR颗粒本身只有一个clk输入,但6678有

    DDRCLKOUTP0 A12 OZ
    DDRCLKOUTN0 B12 OZ                       DDR EMIF Output Clocks to drive SDRAMs (one clock pair per SDRAM)
    DDRCLKOUTP1 A16 OZ
    DDRCLKOUTN1 B16 OZ

    我现在把DDR颗粒的clk管脚与DDRCLKOUTP0 (A12)DDRCLKOUTN0 (B12)连接,而DDRCLKOUTP1(A16)DDRCLKOUTN1 (B16)处于悬空状态,4片MT41K1G16DGA-125it组成一组实现8GB,当访问RANK2的时候会不会DDRCLKOUTP0 没有时钟?或者双rank必须是两个时钟都要用?