This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
TI技术支持 你好，
我想问下 ARM DSP双核同时使用的时候，是不是 ARM,DSP都是在同一片DDR里面跑， 如果是的话，会不会影响速度呢？
另外 SCR是不是只有一个，如果DSP在访问 EMIF,那ARM是不是可以 同时访问 UART呢？
#1. 这种冲突从物理上是存大的，但是从系统的角度，只要DDR的带宽满足要求即可，也就是说要看系统的瓶颈在哪，如果都是大量的访问DDR，总的带宽要求超出了DDR的带宽，那就影响明显了。
#2. 可以的，SCR设计的优点就是可以同时访问不同的外设，只要不在同一个slave port上。
谢谢你的耐心解答，ARM的程序 和数据以及DSP的程序和数据都放在DDR里面，
那是不是 必须把 L1,L2的cache打开，让程序和数据缓存呢？这样冲突会小很多。
对，否则的话，CPU对DDR的访问都是单访问，效率会很低，不过L1默认就是开着的，L2可以视情况开一部分，并把部分代码或数据放到L2 RAM，或都开，需要测试看怎么效率更高
MARn 寄存器 是不是只对L2有效呢？ 还是对L1D, L2都有效，
如果我L2没有使用， MAR对L1D会起作用吗？
如果MAR对L1D不起作用，那怎么定义L1D对哪些空间应该cache?
对L1D，L2都同样有效。
L1P不受MAR控制，对所有内存访问都是自动Cache的。
