设计了一块C6416T+FPGA的视频信号处理板，hello world已经测试通过，EDMA测试也没有问题，
测试EMIFA与FPGA的接口时，发现AECLKOUT1没有时钟信号输出，仔细检查了原理图和PCB，不知道什么地方出问题啦，望多提提意见。
CLKMODE为【10】（通过一个上拉电阻和一个悬空，自带下拉）,选择12倍频。
EMIFA的时钟配置为【10】（通过一个上拉电阻和一个悬空，自带下拉），选择CPU/6的时钟频率，EMIFB的时钟配置和EMIFA一样。
上下拉设置（BEA7/BEA8/BEA9）都是上拉。现在在调试阶段，其他外围都没有焊。
通过示波器测量AECLKOUT1管脚，在hello world运行时，它的电平是低的，没有时钟输出。
不知道哪里有设置错误或者没有考虑到，望各位大虾多提意见。
PS：设计是采用默认的Little Endian mode (default)，而且下拉电阻没有焊，hello world确在Big Endian mode正常运行，小模式不能运行。
