6678的16位EMIF总线究竟能达到什么样的速度？

请TI员工回答一下，如果有什么驱动请分享一下

TI技术支持放假了？几天都还没有回答，以前是当天答复

顶上去请TI的人解答

没有放假，顶得好啊，不然就看不见了。给你参考

As the EMIF boot can configure the SYS PLL, then we can make sure CPU runs at 1GHz, which means EMIF16 is at 166.66MHz.

And supposing the maximum read cycle time from device, Trc = rd_setup + rd_strobe + rd_hold = 15 + 63 + 7 = 85 EMIF cycles.

For 1.2GHz device, it is:

(1200/6/85)*16 = 37.65Mbps = 4.7MBps. 

哥，我要的是最高速度，你给我的是最低速度吧，我希望能达到几十MBps，实际的速度

实际速度取决于你的FLASH时间特性。

具体你再计算一下就知道了。

工程师你好，我在测试时也发现了这个问题，

DSP CORE0在一段时间内只进行读emif16操作，16位总线操作。

设置了建立、STROB时间、保持周期共4个周期完成一次操作，通过示波器抓波形，波形见附图，上面波形是DSP 的OE信号，下面波形是地址A0信号，

发现读连续两个地址操作之间130多个ns,约20多个CYCLE，导致我的总线速率只有5MBps左右，这20多个时钟周期是怎么来的，有没有消除的办法？

请TI大神回复！！！

您好，我现在也遇到了相同的问题，不知道您这个问题解决了吗？

您好，我现在也遇到了相同的问题，不知道您这个问题解决了吗？