您好,各位大神,
我们自己设计的板子,时钟只设计了CORECLK,DDRCLK,SRIOSGMIICLK,没有设计PASSCLK,DSP上面的PASSCLK管脚直接连接CVDD和GND,现在我需要调试网口,请问应该设置哪些地方呢?看资料可以直接用CORECLK,应该怎么设置呢?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好,各位大神,
我们自己设计的板子,时钟只设计了CORECLK,DDRCLK,SRIOSGMIICLK,没有设计PASSCLK,DSP上面的PASSCLK管脚直接连接CVDD和GND,现在我需要调试网口,请问应该设置哪些地方呢?看资料可以直接用CORECLK,应该怎么设置呢?
PACLKSEL
(1)
AE4
IPD
Network Coprocessor (PASS PLL) input clock select.
0 = CORECLK is used as the input to PASS PLL
1 = PASSCLK is used as the input to PASS PLL
那么请问,在NDK的HELLOWORLD或者CLIENT例程里面是修改哪几个地方呢?
请问,就是设置6678的AE4管脚为低电平就行了对吧,IPD是什么呢?
您好,请问您知道怎么做吗,我现在测试网口总是SGMII自协商失败,我的设计和开发板基本一致,只是PASSCLK没有提供,靠CORECLK来提供,我现在已经把PACLKSEL管脚置低电平了,还是一样,自协商失败和这个有关系吗?