1. 手册上描述，OMAPL138的uPP总线最大支持的时钟为75MHz
2. 目前手上有一块板卡：138 + FPGA （uPP通信），如果FPGA端这边配置参考时钟为100MHz给uPP，是否可以？实际上目前我的FPGA工程就是设计的，可以正常通信，想了解为什么。
1. 手册上描述，OMAPL138的uPP总线最大支持的时钟为75MHz
2. 目前手上有一块板卡：138 + FPGA （uPP通信），如果FPGA端这边配置参考时钟为100MHz给uPP，是否可以？实际上目前我的FPGA工程就是设计的，可以正常通信，想了解为什么。
