SDK：8.05
硬件设计方案：CPSW9G，使用3路phy，SGMII模式，两路PHY连接在serdes0的lin0和lin1上，一路PHY连接在serdes1的lin0上；
遇到问题：1、serdes0上的lin0外挂的PHY和serdes1上的lin0外挂的PHY能够ping通r5f0_0，但相互之间有干扰，必须同时PHY对外link才能通信，否则单路PHY对外link无法通信，在CpswMacPort_checkSgmiiStatus()中SGMII link parter config port会报 link down
2、serdes0上的lin1无法通信，PHY对外link后，程序会卡死在Cpsw_isPortLinkUp()获取isPortLinked状态失败一直死循环；
注：三路PHY除了连接在不同的serdes上别的配置没啥区别，在7.03的SDK上相同的配置操作无此问题
