BeagleBone-Black Rev.C DDR3L 参数配置

Abbe Liu

Prodigy 80 points

Other Parts Discussed in Thread: AM3352

我沿用了BeagleBone-Black Rev C DDR3L（TPS65217C + MT41K256M16HA -125:E，没有加VTT电路）的电路和布板，做了一样机(改eMMC为NAND)。

从UART0启动时，能导入MLO，但导入UBOOT时，报错（有时能传部份，如40%，有时一开始就报错），基本认为是DDR3L 传送数据不稳定造成。

因为空间小，样机没有SD，现也没有仿真器，无法做DDR3 software leveling。

想借用BeagleBone-Black Rev C DDR3L 参数配置值或原代码，请大家帮忙提供，和提出其他建议，谢谢！

10 年多前

0 Steven Liu1 10 年多前

TI__Mastermind 25020 points

你是抄的BBB的layout吗？注意，是layout？

因为对于DDR3的配置中，有两个部分，一个是EMIF的配置，和DDR3 PHY本身相关，一个是LAYOUT，这个决定了一些参数，如果这两者都是一样的，你可以直接拿BBB的配置进行，如下：

//DDR3=400Mhz

//OPPTurbo
//******************************************************************

//*******************************************************************
//DDR3 PHY parameters
//*******************************************************************

#define CMD_PHY_CTRL_SLAVE_RATIO 0x40
#define CMD_PHY_INVERT_CLKOUT 0x1

#define DATA_PHY_RD_DQS_SLAVE_RATIO 0x38 //AB modified
#define DATA_PHY_FIFO_WE_SLAVE_RATIO 0x94 //RD DQS GATE // AB modified 0x100
#define DATA_PHY_WR_DQS_SLAVE_RATIO 0x44 //AB modified
#define DATA_PHY_WR_DATA_SLAVE_RATIO 0x7D //WRITE DATA //AB modified 0xC1

#define DDR_IOCTRL_VALUE (0x18B)

//******************************************************************
//EMIF parameters
//******************************************************************
#define ALLOPP_DDR3_READ_LATENCY 0x100007 //AB modified //RD_Latency = (CL + 2) - 1 = 6 + 2 - 1 = 7 // Also the leading 1 seem to linked with IO receiver power down capability of the DDR3L
#define ALLOPP_DDR3_SDRAM_TIMING1 0x0AAAD4DB //AB modified
#define ALLOPP_DDR3_SDRAM_TIMING2 0x266B7FDA
#define ALLOPP_DDR3_SDRAM_TIMING3 0x501F867F

#define ALLOPP_DDR3_SDRAM_CONFIG 0x61C05332 //termination = 1 (RZQ/4) //AB modified
//dynamic ODT = 2 (RZQ/2)
//SDRAM drive = 0 (RZQ/6)
//CWL = 0 (CAS write latency = 5)
//CL = 4 (CAS latency = 6)
//ROWSIZE = 6 (15 row bits)
//PAGESIZE = 2 (10 column bits)
#define ALLOPP_DDR3_REF_CTRL 0x00000C30 // AB modified //400 * 7.8us = 0xC30
#define ALLOPP_DDR3_ZQ_CONFIG 0x50074BE4

如果layout是自己布的话，建议你把新的trace长度输入到这张表格中，得到一个更新值，用这组值进行测试

http://processors.wiki.ti.com/index.php/AM335x_DDR_PHY_register_configuration_for_DDR3_using_Software_Leveling