This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

6678控制DDR3问题



您好,TI的工程师以及各位大神,我现在用6678控制4片K4B4G1646B,现在用Memory_test做内存测试,初始化程序也修改了,是按照自己做的板子PCB布线长度修改了相应的参数,现在有一个问题,从测试的显示结果来看,4片DDR3发现有一片测试有问题,数据位是16~31的这片数据写进去和读回来的不相等,请问是什么原因呢,还会是参数配置不对吗,都是那样配置的,不应该只有一片不正确啊,求教,急急急!!!

  • 打印信息第三行显示leveling失败。可能原因有:

    1. leveling参数配置问题。

    请首先检查一下你用的leveling参数计算表是不是最新的:

    http://www.ti.com/lit/zip/sprabl2

    然后仔细检查你填入的参数与实际情况是否一致。

    我们发现有的客户的板子上了"stripline delay per inch"比表中的缺省值大很多,达到250左右。你也可以尝试填入比较大的值试试看。或者在你的板子上实测一下信号传输延时然后填进去。

    2. 硬件信号问题。

    仔细测相关信号看能不能找到问题。

  • 您好,请问你这个问题解决了吗