This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

求助:在6672调试SRIO与FPGA互联,使用STK中的SRIO例程修改为NO_LOOPBACK



dsp端运行于core1,等待FPGA数据,1X 3.125G 目前连接建立成功 PortA OK

FPGA发送数据SWIRE   DSP无响应,接收中断不进

不知道是不是和FPGA端地址设置有关,这个地址应该怎么设?

 

  • ning liu2你好:

        不知道你上面的问题解决了没有,目前我在调试DSP和PC网口通信,以后也会用到与FPGA的通信,这里我想请教一下,你在另外一个帖子中提到的关于GE demo和PC网口通信的问题,就是auto negotiation模式时,程序一直进入MDIO中断(GE_MISC_MDIO_ISR),DSP可以收到PC发的数据包,但PC收不到开发板发出的包,我现在也遇到这种情况,换成NDK下的helloworld Demo,也是只能收不能发,不知道你现在解决了没,希望你能指点一下,谢谢!

         因为你之前的帖子没办法回复,所以只能在这里请教了。

  • 我的是因为我把发动的包长设的太大了,超过1500了,所以PC收不到,改小之后就好了,如果你helloword也有问题估计是硬件的问题