k7的srio给6678发数，发到90个大包（每包256B）时，（很规律，每次都是90个大包），fpga的ireq_ready信号就不规律，需要很多个时钟周期才拉高（正常是发送一个大包后，拉低一个时钟周期，然后拉高），所以发数变得缓慢，能请您帮忙分析一下吗
k7的srio给6678发数，发到90个大包（每包256B）时，（很规律，每次都是90个大包），fpga的ireq_ready信号就不规律，需要很多个时钟周期才拉高（正常是发送一个大包后，拉低一个时钟周期，然后拉高），所以发数变得缓慢，能请您帮忙分析一下吗
