DSP在一直读取DDR3某地址A的数据,此时FPGA通过SRIO向DDR3中的地址A发送数据,这时会不会发生冲突。
如果不会,请问此时是什么状态?
DSP会在接收SRIO发来的数据是暂停原本的工作么?还是说读DDR3和写DDR3会是排队状态。
感谢!
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
DSP在一直读取DDR3某地址A的数据,此时FPGA通过SRIO向DDR3中的地址A发送数据,这时会不会发生冲突。
如果不会,请问此时是什么状态?
DSP会在接收SRIO发来的数据是暂停原本的工作么?还是说读DDR3和写DDR3会是排队状态。
感谢!