您好，
fpga与6678通过srio 互联，fpga 不断 通过srio 往 ddr送数，cpu 获取 数据进行运算。核0为主核，负责分发数据，从核一直运算。
问题是：如果cpu不运算，fpga能在给定时间内把数据送过来，cpu一旦运算，fpga超出预定时间把数送上来。fpga通过门铃通知数据是否传输完成。这中间到底存在
怎样的冲突，导致fpga无法在预定时间内传输完成。我已将fpga srio 访问 ddr优先级最高。请问如何解决这种冲突，从fpga那端来看，fpga就是在一定的时序下把数
据送出去，为何我无法在预定时间内收到传输完成门铃。有没有很好的解决方案，已经困扰我多时了。谢谢
