您好！
现在在使用芯片TMS320C6678。想使用函数Cache_inv 和Cache_wb实现不同核的Cache与内存的同步性。在Cache_inv中的说明中有其函数形式为Void Cache_wb(Ptr blockPtr, SizeT byteCnt, Bits16 type, Bool wait)，其中 byteCnt是number of bytes to be invalidated 。我想问一下具体byteCnt是如何确定的？是不是sizeof(数据类型)与所需要同步的数据个数的乘积？
