• 状态
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 14 订户
  • 视图 645 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

FPGA与C6671 rapidio通信

Shuang Xu
Prodigy 60 points


您好！我目前在尝试FPGA与C6671通过rapidio进行通信，其中FPGA为主端master，DSP为从端slave。

想请问一下：DSP从端接收packets是通过进中断的方式么，为什么我在中断函数中添加断点程序却进不去？

还有如何在DSP端跟踪当前获得的数据包，是否有寄存器或者参变量能获取当前收到packet中配置的数据、地址及相关信息？