TMDEVM6678L 测试代码执行时间问题

Andy你好！

谢谢你的回复。我刚开始接触DSP，很多东西不是很清楚，请问如何配置PLL以及如何修改gel里的主频？我用了CCS安装目录下自带的gel文件，在执行Scripts选项卡中的EVMC6678L Init Functions选项中Global_Default_Setup后，关于PLL有如下一段显示：

C66xx_0: GEL Output: Main PLL (PLL1) Setup ...

C66xx_0: GEL Output: PLL in Bypass ...

C66xx_0: GEL Output: PLL1 Setup for DSP @ 1000.0 MHz.

C66xx_0: GEL Output:            SYSCLK2 = 333.3333 MHz, SYSCLK5 = 200.0 MHz.

C66xx_0: GEL Output:            SYSCLK8 = 15.625 MHz.

C66xx_0: GEL Output: PLL1 Setup... Done.

C66xx_0: GEL Output: Power on all PSC modules and DSP domains...

C66xx_0: GEL Output: Security Accelerator disabled!

C66xx_0: GEL Output: Power on all PSC modules and DSP domains... Done.

C66xx_0: GEL Output: PA PLL (PLL3) Setup ...

C66xx_0: GEL Output: PA PLL Setup... Done.

C66xx_0: GEL Output: DDR3 PLL (PLL2) Setup ...

C66xx_0: GEL Output: DDR3 PLL Setup... Done.

C66xx_0: GEL Output: DDR begin (1333 auto)

C66xx_0: GEL Output: XMC Setup ... Done

请问这里面的几个频率都是什么意思？其中PLL1 Setup for DSP @ 1000.0 MHz 这个是代表CPU的主频吗？

非常感谢！

您好！

你说得对， PLL1 Setup for DSP @ 1000.0 MHz 是 DSP的频率

PLL 起到倍频的功能且PLL相对其他倍频方式更稳定

Bruce你好！

非常感谢你的回复，这个问题已经解决了。我还想请教一下8个核怎么能够并行用起来？是否可以只写一个整个的程序，然后load到每个核中，DSP自己（或者通过一些设置）决定哪个核执行程序的哪个部分，从而做到8核合作处理一个程序。还是需要先把程序分块，不同的块load到不同的核中，每个核实现相应块的功能，然后再用一个核做协调通讯，以使得其他执行子程序的各核可以交换信息，也就是8个核形成一个主从结构。

期待回复。非常感谢！