C6748CACHE的问题

一般cache是从高位地址开始的。

也就是说我如果L2使能128K做CACHE用，那么这128KCACHE地址为0x11820000到0x11840000，那么我在CMD文件里声明L2RAM为SHDSPL2RAM   o = 0x11800000  l = 0x00020000，在main函数里面使用下面函数使能CACHE，并把DDR2映射到CACHE里面，

CacheEnableMAR((unsigned int)0xC0000000, (unsigned int)0x8000000);
CacheEnable(L1DCFG_L1DMODE_4K | L1PCFG_L1PMODE_4K | L2CFG_L2MODE_128K);

请问是这样操作的吗？在使用CACHE时有没有其他要注意的问题，麻烦请指导下

还有一个问题很奇怪，我把L1配置4KCACHE，操作如下

CacheEnableMAR((unsigned int)0xC0000000, (unsigned int)0x8000000);
CacheEnable(L1DCFG_L1DMODE_4K | L1PCFG_L1PMODE_4K);

程序能正常运行，

但是如果配成32KCACHE，操作如下

CacheEnableMAR((unsigned int)0xC0000000, (unsigned int)0x8000000);
CacheEnable(L1DCFG_L1DMODE_32K | L1PCFG_L1PMODE_32K);

程序就不能正常运行，数据会有问题，数据都是放在DDR里面的，主要是做FFT和IFFT运算，函数用的是C674X的dsplib的FFT和IFFT函数。请问是什么原因，找了好久也没什么头绪。

是这样操作的。具体用的那一款芯片？

哦，C6748的CACHE使用方法，请参考这里面的资料；

• TMS320C674x DSP Cache User's Guide (Rev. A)

上面文档在这个链接里面：

http://www.ti.com/product/TMS320C6748/technicaldocuments

我用的是C6748，这个文档我看过，它主要是基于CSL库对CACHE的一些操作。C6748是没有CSL库了的，我用的是starterware里面的函数。还有就是我上面提的第二个问题，请问有什么方向或者问题会导致那种结果吗？

上面文档中的CSLr是可以使用的，请下载下面SDK包，安装后在路径：C:\c6748_sdk\pdk_C6748_2_0_0_0\biospsp_03_00_01_00\cslr下面

http://software-dl.ti.com/dsps/dsps_public_sw/c6000/web/bios_c6sdk/latest/index_FDS.html

现在时间比较紧，就用其他方法解决问题了，暂时没用CACHE了，具体的数据错误，还要等有时间了用仿真器调试以后再看具体的结果，到时候再交流，谢了！

初步感觉有几个问题：

1、CacheEnable这个函数应该有问题，实际配置将第一个参数赋值给了L1P、L1D、L2。参见http://www.deyisupport.com/question_answer/dsp_arm/omap_l1x/f/54/t/22618.aspx

2、你的参数顺序错了吧，应该是先L1P、L1D、L2

3、4k配置能运行而32K不行，应该是因为4K时L2也是部分配置为CACHE，而32K时，L2被全部配置为CACHE。是不是你的L2上有程序？

求验证！ 

L2上面确实有程序，所以是想把L2后半部分配置成CACHE，不知道能不能行，关于那个函数的问题，当时由于时间比较紧，有问题就没有用CACHE了，有时间了再认真研究下。

我看这个sdk是个.exe文件啊，是不是biospsp_03_01_01_00-Setup 这个吗？安装后就能看到csl_cache.h   csl.h文件吗？就可以调用CACHE_enableCaching()函数吗？