DM648 为什么加了User-Define Device后，进不了main了？请帮忙

你好：

         我尝试直接跑了DVSDK  dm648的例程但是一样进不了main程序。我把一些配置信息放在附件，麻烦您帮忙看看。

我这边发现的问题主要是出现在dsp/bios 的userdefine device中只要使用IOM-Fxns,bios的初始化就下不去，到不了main函数，是不是我少了

什么插件？

您好，请问有办法解决这个问题吗，因为如果是bios下不去，找不到解决的思路，更因为我跑的直接就是TI的开发例程，这样都过不了，不知道怎么结局

请问是在TI的开发板上跑的吗？

跑其它的程序是否有问题？

程序是跑在DDR上，还是片上内存？

使我们自己做的板子，跑我们自己的问题没什么问题（我们的程序包括NDK,H264encoder,基于dspbios的多线程），程序时跑在DDR上的。

只是我要在原先的程序加上VportDisplay的功能，参考了dvsdk_1_11_00_00_DM648\examples\video_preview的例程，但是跑例程的时候，永远进不了main

函数。所以我想，程序都是TI给的，没做什么修改，为什么跑不了，编译也没报错。

我似乎想起来有人曾经遇到过类似问题，好像跟VP口的时钟有关系，因为执行驱动初始化程序时检测了某个状态，而这时那个状态没有置位，就一直等待在那里。好几年前的事了，具体的一下想不起来了。

但是你可以设成下载后不直接运行到main，跟踪到在这个驱动的初始化程序里，看是停在什么地方过不去。

好的，我看看。

其实我疑惑的问题是，我运行的直接就是TI给的DVSDK中的例程，照理来说，配置什么的都是官方设定，软件方面应该没什么问题。

至于硬件，因为我的板子我之前都运行正常的，不太可能是时钟没起来，ram有问题这种情况

好像下面这个时钟的问题，你的板子上，这个时钟有信号吗？

A software port reset may be performed on the entire video port by setting the VPRST bit in VPCTL. This
behaves identically to the peripheral bus reset except that it does not clear the PEREN bit in PCR. This
reset:
· Performs a reset on all port logic (channel logic may stay in reset until port input clock pulses occur).
· Self-clears the VPRST bit to 0 but leaves the VPHLT bit set. The VCLK1 input must be clocking in
order for this reset to take effect.

DM648的VP0至VP4都有CLK0和CLK1连个时钟，搜索DM648的Datasheet，没有发现VCLK1这个Pin脚，然后我的VP4设置为输出port。今天试了一下，使用

I2C配置，使用IOM_Fxns，程序可以跑下去；使用Vport的时候就不行。

还有个现象，init function是可以进去的，完成VP的初始化，但是之后就死机了，进不了main

你好：

        问题原因找到了，我的VP4_CLK0一直都是高电平，当我用示波器产生一个低电平的扰动的时候，程序可以下到main函数了。确实是你说的这个原因。

然后，官方文档都是推荐使用PSPderive的（DM6437,dm648），请问有没有CSL层次的官方例程代码呢？

板级支持包，是配合开发板用的。