各位专家好：
项目紧急，希望大神们能给点意见，开发板使用一片C6678，与FPGA之间通过SRIO通信，和上位机之间通过GE通信，FPGA实时不间断的给DSP发数据，DSP接收数据存储在DDR3中，各核通过EDMA将对应的数据段数据搬移至LL2中处理，处理完后再通过GE发给上位机。由于之前用EVMc6678做过算法评估，没有考虑外围通信，用8核处理算法基本能满足要求，现在要加上与外围通信部分，想用core0做主控，控制SRIO和GE的收发及对从核的同步控制，其它核将对应数据搬移至LL2中处理。由于之前没做过外围通信，想参考例程来实现，而SRIO和GE例程是单独的，现在想整合在一起，之前在论坛上看过是可行的，但不知道能不能用一个核来实现，从而更多的核做算法，或者有没有更好的建议，还有我之前算法是RTSC工程，使用了IPC和EDMA的API，怎么将SRIO和GE例程迁移到之前的工程。希望大神们能指点一下！非常感激！
